HDL ニヨル VLSI セッケイ : Verilog HDL ト VHDL ニヨル CPU セッケイ
HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸 [ほか] 著
| データ種別 | 図書 |
|---|---|
| 版 | 第2版 |
| 出版者 | 東京 : 共立出版 |
| 出版年 | 2002.1 |
| 大きさ | x, 245p : 挿図 ; 24cm |
所蔵情報を非表示
| 配架場所 | 巻 次 | 請求記号 | 資料番号 | 状 態 | コメント | 予約 | 文庫区分 | 教員指定/教員執筆/多読 | 仮想書架 |
|---|---|---|---|---|---|---|---|---|---|
| ラーネッド記念図書館 第3開架 |
|
549.7||M9419 | 049251961 |
|
|
|
|||
| 理工学部 情報系 |
|
549.7||M9419 | 038015652 |
|
|
|
書誌詳細を非表示
| 書誌ID | BB10050346 |
|---|---|
| 本文言語 | 日本語 |
| 一般注記 | その他の著者: 北川章夫, 秋田純一, 鈴木正國 参考図書: p[241]-242 |
| 著者標目 | 深山, 正幸(1966-) <ミヤマ, マサユキ> 北川, 章夫(1961-) <キタガワ, アキオ> 秋田, 純一(1970-) <アキタ, ジュンイチ> 鈴木, 正國(1939-) <スズキ, マサクニ> |
| 件 名 | BSH:集積回路 NDLSH:集積回路 |
| 分 類 | NDC8:549.7 NDC9:549.7 NDLC:ND386 |
| 巻冊次 | ISBN:4320120272 ; PRICE:本体3600円 RefWorks出力（各巻） |
| NCID | BA5517252X |
目次・あらすじ
類似資料
この資料の利用統計
全貸出数：10回
(1年以内の貸出：0回)
※2000年4月1日以降