PLD カイロ セッケイ ノ タメ ノ ジュンジョ ロンリ カイロ
PLD回路設計のための順序論理回路 / 村田裕著
| データ種別 | 図書 |
|---|---|
| 出版者 | 東京 : 共立出版 |
| 出版年 | 1998.12 |
| 大きさ | vi, 273p ; 22cm |
所蔵情報を非表示
| 配架場所 | 巻 次 | 請求記号 | 資料番号 | 状 態 | コメント | 予約 | 文庫区分 | 教員指定/教員執筆/多読 | 仮想書架 |
|---|---|---|---|---|---|---|---|---|---|
| ラーネッド記念図書館 第3開架 |
|
549.3||M739 | 990200499 |
|
|
|
書誌詳細を非表示
| 書誌ID | BB00414963 |
|---|---|
| 本文言語 | 日本語 |
| 著者標目 | 村田, 裕 <ムラタ, ユタカ> |
| 件 名 | BSH:電子回路 |
| 分 類 | NDC8:549.3 NDC9:549.3 |
| 巻冊次 | ISBN:432008523X ; PRICE:4000円+税 RefWorks出力（各巻） |
| NCID | BA39488103 |
目次・あらすじ
類似資料
この資料の利用統計
全貸出数：22回
(1年以内の貸出：0回)
※2000年4月1日以降