メイレイ レベル ヘイレツ ショリ : プロセッサ アーキテクチャ ト コンパイラ
命令レベル並列処理 : プロセッサアーキテクチャとコンパイラ / 安藤秀樹著
(並列処理シリーズ / 萩原宏 [ほか] 編 ; 3)
| データ種別 | 図書 |
|---|---|
| 出版者 | 東京 : コロナ社 |
| 出版年 | 2005.10 |
| 大きさ | ix, 227p ; 22cm |
所蔵情報を非表示
| 配架場所 | 巻 次 | 請求記号 | 資料番号 | 状 態 | コメント | 予約 | 文庫区分 | 教員指定/教員執筆/多読 | 仮想書架 |
|---|---|---|---|---|---|---|---|---|---|
| ラーネッド記念図書館 書庫1階 |
|
007.6||A9294 | 109203276 |
|
|
|
書誌詳細を非表示
| 書誌ID | BB12160488 |
|---|---|
| 本文言語 | 日本語 |
| 別書名 | 奥付タイトル:Instruction-level parallel processing : processor architecture and compilers |
| 一般注記 | 参考文献: p[212]-223 |
| 著者標目 | 安藤, 秀樹(1959-) <アンドウ, ヒデキ> |
| 件 名 | BSH:並列処理(コンピュータ) |
| 分 類 | NDC8:548.2 NDC9:548.29 NDC9:007.6 |
| 巻冊次 | ISBN:4339025836 ; PRICE:3200円+税 RefWorks出力（各巻） |
| NCID | BA73659821 |
目次・あらすじ
類似資料
この資料を見た人はこんな資料も見ています
この資料の利用統計
このページへのアクセス回数：6回
※2020年8月16日以降
全貸出数：1回
(1年以内の貸出：0回)
※2000年4月1日以降