アキタ, ジュンイチ
秋田, 純一(1970-)
著者名典拠詳細を非表示
| 著者の属性 | 個人 |
|---|---|
| 一般注記 | SRC:HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸[ほか]著 (共立出版, 1999.6) |
| 生没年等 | 1970 |
| コード類 | 典拠ID=AU00345188 NCID=DA12117322 |
| 1 | ゼロから学ぶディジタル論理回路 / 秋田純一著 第3刷. - 東京 : 講談社 , 2006.7 |
| 2 | ゼロから学ぶディジタル論理回路 / 秋田純一著 東京 : 講談社 , 2003.7 |
| 3 | ゼロから学ぶ電子回路 / 秋田純一著 東京 : 講談社 , 2002.5 |
| 4 | HDLによるVLSI設計 : VerilogHDLとVHDLによるCPU設計 / 深山正幸 [ほか] 著 第2版. - 東京 : 共立出版 , 2002.1 |