ムラタ, ユタカ
村田, 裕
著者名典拠詳細を非表示
| 著者の属性 | 個人 |
|---|---|
| 一般注記 | 武蔵工業大学工学部教授 EDSRC:PLD回路化のための組合せ論理回路 / 村田裕著(共立出版, 1998.4) |
| 生没年等 | 1934 |
| コード類 | 典拠ID=AU00001366 NCID=DA00072500 |
| 1 | PLD回路設計のための順序論理回路 / 村田裕著 東京 : 共立出版 , 1998.12 |
| 2 | PLD回路化のための組合せ論理回路 / 村田裕著 東京 : 共立出版 , 1998.4 |
| 3 | 順序論理とタイミング回路 東京 : 共立出版 , 1987.6 |
| 4 | 基礎と組合せ論理 / 村田裕著 東京 : 共立出版 , 1986.5 |
| 5 | マイコンとセンサのインターフェイス技術 / 村田裕著 基礎編,応用編. - 東京 : 日刊工業新聞社 , 1983.8-1984.8 |
| 6 | 精解ディジタル回路工学 / 村田裕著 東京 : 共立出版 |